基于ChipLogic和Candenc的集成电路逆向设计流程

逆向设计是国内集成电路行业的主要设计手段，尤其是在模拟和数模混合集成电路设计中，逆向设计更是占有主导地位。所以规范完整的逆向设计流程是实现好的集成电路设计的基础和必备条件。本文基于软件ChipLogic和Candence，给出了完整的集成电路逆向设计流程。

逆向设计原则

逆向设计可以理解为一种设计的移植工作，目的是将一种未知工艺实现的成熟设计移植到已知工艺来实现。逆向设计大体上分为两个阶段，即分析阶段和再设计阶段，两个阶段有不同的工作原则。

·分析阶段原则

分析阶段要尊重原设计。原设计是成熟的，如果工艺基本兼容，只要电路提取正确，就可还原电路功能，且对性能也不会有太大影响。提取电路时不能遗漏任何器件和连线，不管是否能够理解，都要将原版图中的元素反映在电路图中。分析阶段应如实根据原设计记录电路参数，即使局部仿真有问题也不要随意修改。

·再设计阶段原则

再设计阶段要尊重仿真结果和DRC规则。新设计基于新工艺，如果提取的电路和版图不符合新工艺的设计规则，必须修改。为满足性能要求，可以修改电路参数，但应保持电路结构。对分析阶段不能理解的部分，在不影响仿真结果的情况下，要尽量保留。最终仿真结果一定要符合原设计要求，版图DRC也必须通过。

逆向设计流程

逆向设计流程主要分为四个阶段：ChipLogic版图提取、Cadence电路整理、整体功能仿真以及性能优化再设计，这四个阶段是按顺序执行的，只有当一个阶段完成后才可以进行下一阶段操作，整个分析进程的操作流程如图1所示。

· ChipLogic版图提取

ChipLogic版图提取目的是把版图照片中的器件和线网用ChipLogic工具标识出来，以利于Cadence电路整理工作，ChipLogic版图提取的工作流程如图2所示。

逆向分析时，根据标识的线网不同，在各自对应的工作区内进行金属1、2线网的合并，并完成通孔识别工作，再将合并后的金属1、2线网与多晶线网合并，形成最终整个芯片的走线网。器件识别小组要完成芯片工艺的判断、pin标注、器件单元模板识别。当两个小组工作完成之后，将两个小组合并，同时完成各个块之间的连线线网命名，之后各个小组分别在同一个工作区进行单元摆块工作，在单元摆块工作中只需要调用之前识别出的有限的器件单元模板即可。整理完成后的单元摆块图通过ERC规则检查后，才可认为ChipLogic版图提取工作完成。

·Cadence电路整理

在进行完版图提取工作之后，将Chiplogic中识别出的电路图逐一移植到Cadence下，之后进行Cadence下的电路整理。基于已有的集成电路知识和书籍上经典电路结构，根据芯片数据手册上的说明，逐渐在整体电路上整理出数据手册的芯片框图中包含的主要功能模块。

·功能仿真

功能仿真一般分两步进行，单独模块仿真和总体电路仿真。在电路的设计中，只有保证单独小模块都能正常工作，才有可能让整体芯片工作正常。对于数字模块，在保证提图正确的前提下，一般仿真都会顺利通过。但对于模拟部分，简单的完全移植功能不一定就会正确，因为像模拟设计中的运算放大器和带隙基准等模块要想正常工作，可能还需要对个别管子的尺寸和电阻的阻值进行调整才能满足设计要求。在各个小模块的功能都实现了后，参照数据手册上的仿真电路，对整体芯片进行仿真。

·性能优化再设计

逆向设计中，在工艺选择正确的前提下，完全的照搬照抄，简单的改动个别器件的尺寸，一般都可以实现芯片的基本功能。但要想完全达到原芯片的性能要求，可能需要对电路的某些地方进行改动。新选用的设计工艺不一定和原设计工艺正好匹配，导致电路性能达不到原设计要求。所以要想实现一种好的芯片功能，对芯片进行优化再设计是必要的。

总结

综上所述，集成电路的逆向设计流程按照ChipLogic版图提取，Cadence电路整理，功能仿真和性能优化再设计四个步骤顺序执行，每个步骤严格遵守分析设计的原则，可以顺利完成芯片的逆向分析和再设计。

（作者单位：沈阳工业大学信息科学与工程学院）