一种多功能数字电子钟的设计

摘 要：钟表的数字化给人们带来了极大的方便，而且使得钟的精度远远超过了老式钟表，校时、定时自动报警、定时自动打铃等多种功能变得十分容易，所有这些，都是以钟表数字化为基础的。

关键词：振荡器；分频器；计数器；译码器；显示器

1 引言

时间对人们来说总是那么宝贵，时钟，是人们生活中一种必不可少的工具，在当今世界，工作忙碌和繁杂的同时，使得人们对效率的要求越来越高，时钟在人们的生产、生活、学习等多个领域得到了广泛的应用。20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。设计一种数字钟及扩大其应用，有着非常现实的意义。

本电路主要运用数字电子技术的知识进行设计，用中规模电子集成块74LSXX实现数字钟功能，包括计时、较时、等功能。

2 总体设计方案

数字电路系统由一个主体电路所组成。主体电路完成数字钟的基本功能。数字电子钟的逻辑框图如图1所示，它由石英晶体振荡器，分频器，计数器，译码器，显示器和校时电路所组成。

2.1 设计思路

3 设计原理分析

整个电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。

3.1 振荡器

振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。一般来说，振荡器的频率高，计时精度越高。本电路采用集成电路（5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。

3.2 分频器

3.3 分/秒计数器

3.4 时计数器的实设计

3.5 译码显示电路

译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数，通常译码器与显示器是配套使用的。在此选择共阴极发光二极管数码显示器BS202，译码驱动选配74LS48。7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。

3.6 校时电路设计

当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时） 校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能，为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数，在分校正时不影响秒和小时的正常计数，校时方式有“快校时”和“慢校时”两种：“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数；“慢校时”是用手动产生单脉冲作为校时脉冲。S1为校“分”用的控制开关，S2为校“时”用的控制开关，校时脉冲采用分频器输出的1Hz脉冲，S1和S2分别为零时可以进行快校对。要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。

4 电路的装调

由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时，如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01uF的小电容相并联。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。

参考文献

[1]康华光.电子技术基础（数字部分）[M].北京：高等教育出版社，2004.

[2]阎石.数字电子技术基础[M].北京：高等教育出版社，2003.

[3]赵淑范，张玲霞，于秀霞.数字电子钟的设计[J].长春大学学报，1999（2）.

作者简介：王俊贤（1983-），女，汉族，河南省扶沟县人，本科，助讲，从事电子专业的理论和实践教学工作。

姜富宽（1983-），男，汉族，河南省泌阳县人，本科，讲师，从事电子专业的理论和实践教学工作。