高端FPGAA时序模型系统设计价值

随着工艺的进步和集成度不断提升，FPGA为客户带来了更高性能和可加快上市的优势。但是，这些器件固有的特性也使FPGA供应商面临难题，因为客户在将FPGA设计到系统中时，需要为他们提供精确的时序模型。而由于FPGA使用了高级工艺节点技术，而且能够非常灵活地进行配置，因此，很难对其进行特性测量，这导致其特性测量周期一般要比非可编程器件长得多。因此，为满足FPGA客户开发周期及缜密系统设计的要求，需要在综合、布局布线直至时序仿真和分析等阶段精确获得时序模型。为能够在FPGA中精确的建立时延模型，Altera同时使用QuartusII开发软件中的静态时序分析工具TimeQuest时序分析器以及专用电路仿真器。

先进工艺FPGA时序模型面临新挑战

FPGA为器件建模问题找到了经济的解决方案，一直处于硅片设计和制造的最前沿，但这也带来了相应的挑战，即纳米尺度的物理特性以及FPGA独特的可配置能力如何满足RTL设计需求。

在先进制造工艺中，很难对电路行为进行预测和建模。在过去90nm、65nm时代中，可以根据前一代工艺节点的硅片时序行为，经过推算来预测下一工艺节点的时序行为。但在更高阶的新工艺节点，越来越难以推断物理效应，这就需要新的仿真方法，对实际硅片样片进行测量，并与仿真结果相匹配。而新的仿真方法需要解决其面临的管芯工艺差异、不对称N沟道和P沟道晶体管速率、时钟不确定性和抖动、信号交叉串扰等诸多挑战。

需根据配置方式校准时序模型

每一FPGA都有自己独特的时序模型，含有器件中所有物理单元全部的必要延时信息，涉及目标FPGA工作条件下的所有有效组合。而且，取决于单元模式或者配置，每一单元都会有不同的延时信息。在进行特性测量时，应根据仿真和实际测量结果的不同，对时序模型校准，这样可有效地调整最终用户时序模型，与实际硅片测量相匹配。

而这一测量过程本身就是一项非常复杂的任务。一个FPGA包括很多类型的单元，如存储器、收发器、标准单元模块、片上系统如嵌入式处理器、普通逻辑单元（LE）和本地和全局布线资源，它们具有不同的时序、负载和功耗要求。而且FPGA含有数10亿个晶体管，无法将其全部测试一遍。必须仔细考虑器件所有可能的配置方式，以确定器件关键单元在工艺、电压和温度（PVT）极限变化时的实际工作特性，确保器件时序满足各个等级的速率要求。

Altera的时序分析器可对FPGA进行特性测量，在时序模型中涵盖了所有的已知差异，在修复后将其输入到时序引擎中，供TimeQuest时序分析器使用，也可以在0uartus II软件适配器布局布线工具中使用。

此外，FPGA必须能够适应温度、供电电压和制造工艺的大幅度变化。不同的器件，即使是同一速率等级，也会有差异，这些差异都会以不同的方式影响器件时序。在28nm以及更小的高级工艺尺寸上，由于逆温现象等纳米尺度效应，时序延时可能不会受温度或者电压的直接影响。为适应最差和最好情况下的时序环境，必须在多种工作条件下分析时序。Altera为4种极端工作条件提供了时序模型，可在所有工作条件下进行时序分析，以确保在温度、电压和制造工艺变化时都能够正常工作。

FPGA时序分析精度要求进行电路仿真

如果在RTL设计人员对器件编程之前并不知道其逻辑拓扑，那该如何获得精确的时序信息？

Altera的TimeQuest时序分析器采用两种不同的方法对用户设计进行分析——静态的时序延时数据库和专用电路仿真器。延时数据库常用于存储FPGA架构中逻辑和硬核IP模块的延时，它是可配置能力有限的FPGA体系结构的主要组成。电路仿真器进行详细的仿真，考虑了用户设计的特殊配置。电路仿真处理布线互联延时，由于布线架构的配置非常灵活，采用静态延时数值无法对布线互联延时进行精确的建模。电路仿真要考虑电容负载、布线单元监听位置、所选金属布线的延时、加到电路上的输入波形等各种因素的影响。Quartus II电路仿真器针对FPGA体系结构进行了优化，因此，运行速度要比通用SPICE仿真快出几个数量级。

Altera支持用户在获得硅片之前设计FPGA并集成到他们的系统中，这通过在FPGA开发过程中提供几种不同的时序模型来实现，从开发的最初阶段直至最后，每一模型都含有和时序模型完全相关的最精确的时序信息。

在Quartus II软件中，完成所有规划特性和相关工作之前，认为器件最初模型是初步的。在初始布局阶段，器件的体系结构已经确定，内部模块已经确定但还没有进行详细的布局，但已估算出模块问的延时，可从EDA工具中提取出这些延时数据。在这一阶段，详细的时序仿真还没有做。从EDA32具中获得延时数据后，可向代工厂提供详细的布局和仿真信息，以准备进行投片。在这一阶段结束时，可提供初步后布局后的时序模型。之后在代工厂制造出样片之后，即可进行检验，根据最初的仿真结果进行比较校正。在这一阶段，需不断对硅片进行抽查，更新时序模型。在这一阶段结束时，可提供初步的硅片抽查时序模型。最终，代工线进行FPGA量产，提供相关样片。很多特性测量的目标取决于样片的统计样本量，以确定工艺变化时的特征行为，因此，批量测量是十分重要的。在这一阶段，特性测量具有很高的可信度。在这一阶段结束后，可使用最终时序模型。为每一阶段提供精确时序模型

为支持用户面向暂时还不能使用的FPGA进行系统设计，Altera为FPGA开发的每一阶段提供逐步精确的时序模型。

高级时序模型阶段的时序模型包括根据预布局信息对延时的最初估算以及工程师的估算，在布局和仿真完成后，这些值都会改变。正因如此，绝对延时的值可能会改变，所以采用高级模型对系统体系结构进行研究，而不是用于详细的时序收敛工作。在进行系统延时评估，基础时序评估（流水线预算），I/O评估（数据宽度，burst深度，I/O标准）时，可以使用高级时序模型。时序收敛工作不应该使用高级时序模型，因此这一阶段的时序模型不支持FPGA编程文件（.pof）输出。

初始模型采用的时序数据会随着特性测量和修正工作而改变。从早期抽查产品样片到大批量产品样片，基于详细的仿真结果，这些模型会随着特性测量工作的进展而不断校准测量结果，因此，这些模型要比高级模型精确得多。

少数Preliminary模型采用最终器件布局电路仿真延时参数，这些延时参数来自达到投片质量的FPGA。但是，这些最初的初步模型不包括物理硅片的测量结果。出于这一原因，尽管可以开始尝试时序收敛，最终系统设计也不能采用这些模型。

随后的初步硅片抽查时序模型含有与采样硅片测量相关的时序信息。Altera的时序模型随着特性测量工作的进行而不断更新，以匹配物理器件中的实际延时。硅片延时结果与时序模型相关，传送给Quartus II软件工具。使用初步时序模型时，可开始进行时序收敛，随着初步时序模型的不断更新，结果也越来越精确，并可为早期试用客户提供编程文件（.pof）支持，启动系统开发工作。

在最终模型阶段，测量了所有相关模式，硅片已大批量经过了特性测量，时序模型反映了硅片测量结果，时序模型被标记为“最终”，这些模型可以用于系统设计。